( en | de | ru )

 

Disambiguierung von "Lee, Jae Gon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-loss and broadband adiabatic polarization splitter rotator on a CMOS-integrated silicon photonics platform.

, , , , , , , , , , , , , , , , , , , , , und . OFC, Seite 1-3. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sang-Gon Lee

Jae-Hoon Lee

Seung-Jae Lee

Jae One Lee

Jae Gyung Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of EM Sensor for Non-Contact Detection of Defective Wire Harness in Conveyor System., , , und . Sensors, 22 (19): 7350 (2022)Polarization mode dispersion in CMOS-integrated monolithic SiPh components: simulations and experiments., , , , , , , , , und 42 andere Autor(en). OFC, Seite 1-3. IEEE, (2023)Simulation acceleration of transaction-level models for SoC with RTL sub-blocks., , , , und . ASP-DAC, Seite 499-502. ACM Press, (2005)Low-loss and broadband adiabatic polarization splitter rotator on a CMOS-integrated silicon photonics platform., , , , , , , , , und 12 andere Autor(en). OFC, Seite 1-3. IEEE, (2024)High Performance Silicon Nitride Passive Optical Components on Monolithic Silicon Photonics Platform., , , , , , , , , und 18 andere Autor(en). OFC, Seite 1-3. IEEE, (2024)Multiband Antenna Based on Meta-Structured Transmission Line for RF Harvesting Application., , und . IEICE Trans. Commun., 101-B (7): 1701-1707 (2018)Fully Automated Hardware-Driven Clock-Gating Architecture with Complete Clock Coverage for 5nm Exynos Mobile SoC., , , und . ISSCC, Seite 216-218. IEEE, (2022)Predictive Synchronization Scheme between Simulator And Accelerator Free from Performance Deterioration., , und . SoC, Seite 100-103. IEEE, (2005)An 11.5TOPS/W 1024-MAC Butterfly Structure Dual-Core Sparsity-Aware Neural Processing Unit in 8nm Flagship Mobile SoC., , , , , , , und . ISSCC, Seite 130-132. IEEE, (2019)A Prediction Packetizing Scheme for Reducing Channel Traffic in Transaction-Level Hardware/Software Co-Emulation., , , , und . DATE, Seite 384-389. IEEE Computer Society, (2005)