( en | de | ru )

 

Disambiguierung von "Reddy, B. Naresh Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Low Power Miller Compensation Technique for Two Stage Op-amp in 65nm CMOS Technology.

, , , , und . ICCCNT, Seite 1-5. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naresh Reddy Thumati

Naresh Kumar Aluri

G Pavan Kumar Reddy

Edamakanti Chandrakanth Reddy

Naresh Yallapragada

 

Weitere Publikationen von Autoren mit dem selben Namen

A Highly Secured QoS Aware Routing Algorithm for Software Defined Vehicle Ad-Hoc Networks Using Optimal Trust Management Scheme., , und . Wirel. Pers. Commun., 113 (4): 1807-1821 (2020)Fault-Tolerant Core Mapping for NoC based architectures with improved Performance and Energy Efficiency., , und . ICECS 2022, Seite 1-4. IEEE, (2022)Machine Learning Techniques for the Prediction of NoC Core Mapping Performance., und . PRDC, Seite 1-4. IEEE, (2021)A Technique to Reduce the Capacitor Size in Two Stage Miller Compensated Opamp., , , , , und . ICCCNT, Seite 1-4. IEEE, (2018)A 31 ppm/° C Pure CMOS Bandgap Reference by Exploiting Beta-Multiplier., , , , , und . VDAT, Volume 892 von Communications in Computer and Information Science, Seite 100-108. Springer, (2018)A two-stage opamp frequency Compensation technique by splitting the 2nd stage., , , und . ICCCNT, Seite 1-5. IEEE, (2020)Bat Optimization Model for Electric Vehicle Route Optimization Under Time-of-Use Electricity Pricing., , , und . Wirel. Pers. Commun., 131 (3): 1461-1473 (August 2023)An FPGA and ASIC Implementation of Cubing Architecture., , , und . Wirel. Pers. Commun., 125 (4): 3379-3391 (2022)Energy Efficient and High Performance Modified Mesh based 2-D NoC Architecture., und . HPSR, Seite 1-5. IEEE, (2021)A Gracefully Degrading and Energy-Efficient Fault Tolerant NoC Using Spare Core., , und . ISVLSI, Seite 146-151. IEEE Computer Society, (2016)