Autor der Publikation

An On-Chip Multi-mode Buck DC-DC Converter for Fine-Grain DVS on a Multi-power Domain SoC Using a 65-nm Standard CMOS Logic Process.

, , , , , und . PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 336-346. Springer, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Experimental analysis of flip-flops minimum operating voltage in 28nm FDSOI and the impact of back bias and temperature., , , , und . PATMOS, Seite 1-7. IEEE, (2014)Multi-application electrical stimulator architecture dedicated to waveform control by electrode-tissue impedance spectra monitoring., , , und . ICECS, Seite 33-36. IEEE, (2012)3D Integration for Digital and Imagers Circuits: Opportunities and Challenges.. PATMOS, Volume 6448 von Lecture Notes in Computer Science, Seite 256. Springer, (2010)Digital Timing Slack Monitors and Their Specific Insertion Flow for Adaptive Compensation of Variabilities., , , , , , und . PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 266-275. Springer, (2009)Energy autonomous sensor systems: Towards a ubiquitous sensor technology., , , , , , , , , und 1 andere Autor(en). Microelectron. J., 41 (11): 740-745 (2010)A mixed LPDDR2 impedance calibration technique exploiting 28nm Fully-Depleted SOI Back-Biasing., , , und . ICICDT, Seite 1-4. IEEE, (2012)Computing detection probability of delay defects in signal line tsvs., , , , , , , und . ETS, Seite 1-6. IEEE Computer Society, (2013)Dedicated network for distributed configuration in a mixed-signal Wireless Sensor Node circuit., , und . PATMOS, Seite 55-62. IEEE, (2015)A gate level methodology for efficient statistical leakage estimation in complex 32nm circuits., , , , und . DATE, Seite 1056-1057. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Setup and Hold Timing Violations Induced by Process Variations, in a Digital Multiplier., , , , , , und . ISVLSI, Seite 316-321. IEEE Computer Society, (2008)