Autor der Publikation

Modeling and Benchmarking Computing-in-Memory for Design Space Exploration.

, , , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 39-44. ACM, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hierarchical Temporal Memory Based on Spin-Neurons and Resistive Memory for Energy-Efficient Brain-Inspired Computing., , , und . IEEE Trans. Neural Networks Learn. Syst., 27 (9): 1907-1919 (2016)Artificial Neuron using Ag/2D-MoS2/Au Threshold Switching Memristor., , , , , , , , , und . DRC, Seite 193-194. IEEE, (2019)Voltage-Based Concatenatable Full Adder Using Spin Hall Effect Switching., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (12): 2134-2138 (2017)IMCE: Energy-efficient bit-wise in-memory convolution engine for deep neural network., , , und . ASP-DAC, Seite 111-116. IEEE, (2018)Exploring STT-MRAM Based In-Memory Computing Paradigm with Application of Image Edge Extraction., , und . ICCD, Seite 439-446. IEEE Computer Society, (2017)AlignS: A Processing-In-Memory Accelerator for DNA Short Read Alignment Leveraging SOT-MRAM., , , und . DAC, Seite 144. ACM, (2019)Defending Bit-Flip Attack through DNN Weight Reconstruction., , , , , , und . DAC, Seite 1-6. IEEE, (2020)Hybrid polymorphic logic gate using 6 terminal magnetic domain wall motion device., , , und . ISCAS, Seite 1-4. IEEE, (2017)Deep-Dup: An Adversarial Weight Duplication Attack Framework to Crush Deep Neural Network in Multi-Tenant FPGA., , , und . USENIX Security Symposium, Seite 1919-1936. USENIX Association, (2021)Gradient-Based Novelty Detection Boosted by Self-Supervised Binary Classification., , , , , , und . AAAI, Seite 8370-8377. AAAI Press, (2022)