( en | de | ru )

 

Disambiguierung von "Sapatnekar, Sachin S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Toward an Open-Source Digital Flow: First Learnings from the OpenROAD Project.

, , , , , , , , , , , , , , , , , , , , und . DAC, Seite 76. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sachin Arora

Sachin Deshmukh

Sachin Kinge

Sachin Kumar

Sachin Chhatwani

 

Weitere Publikationen von Autoren mit dem selben Namen

Power Grid Analysis.. Encyclopedia of Algorithms, (2016)High Performance CMOS Macromodule Layout Synthesis., , und . ISCAS, Seite 179-182. IEEE, (1994)FAR-DS: Full-Plane AWE Routing with Driver Sizing., und . DAC, Seite 84-89. ACM Press, (1999)Fast estimation of area-delay trade-offs in circuit sizing., und . ISCAS (4), Seite 3575-3578. IEEE, (2005)Stress-Induced Performance Shifts in Flexible System-in-Foils Using Ultra-Thin Chips., und . ISQED, Seite 237-242. IEEE, (2020)Stress-Induced Performance Shifts in 3D DRAMs., und . ACM Trans. Design Autom. Electr. Syst., 24 (5): 51:1-51:21 (2019)Exploring a Machine Learning Approach to Performance Driven Analog IC Placement., , , , , , , und . ISVLSI, Seite 24-29. IEEE, (2020)Editorial.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (12): 1837-1838 (2013)A Framework for Scalable Postsilicon Statistical Delay Prediction Under Process Variations., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (8): 1201-1212 (2009)Technology Mapping Using Logical Effort for Solving the Load-Distribution Problem., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (1): 45-58 (2008)