Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Emulation of an ASIC Power, Temperature and Aging Monitor System for FPGA Prototyping., , , und . IOLTS, Seite 220-225. IEEE, (2018)The next generation of virtual prototyping: ultra-fast yet accurate simulation of HW/SW systems., , , , , , und . DATE, Seite 1698-1707. ACM, (2015)Cross-Layer Resilience: Challenges, Insights, and the Road Ahead., , , , , , , , , und 3 andere Autor(en). DAC, Seite 198. ACM, (2019)Computation of yield-optimized Pareto fronts for analog integrated circuit specifications., und . DATE, Seite 1088-1093. IEEE Computer Society, (2010)Runtime Monitoring of Inter- and Intra-Thread Requirements on Embedded MPSoCs., , und . VLSID, Seite 49-54. IEEE, (2020)The Universal Safety Format in Action: Tool Integration and Practical Application., , , , , , , und . SN Comput. Sci., 4 (2): 151 (März 2023)Advancing On-Device Neural Network Training with TinyPropv2: Dynamic, Sparse, and Efficient Backpropagation., , und . IJCNN, Seite 1-8. IEEE, (2024)Towards Rapid Exploration of Heterogeneous TinyML Systems using Virtual Platforms and TVM's UMA., , , , und . CODAI, Seite 6-10. ACM, (2023)Effective Processor Model Generation from Instruction Set Simulator to Hardware Design., , , , , und . NorCAS, Seite 1-7. IEEE, (2023)ETISS-ML: A multi-level instruction set simulator with RTL-level fault injection support for the evaluation of cross-layer resiliency techniques., , , , , und . DATE, Seite 609-612. IEEE, (2018)