Autor der Publikation

A Hierarchical Timing Simulation Model.

, und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 5 (1): 188-197 (1986)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Signal Delay in General RC Networks., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 3 (4): 331-349 (1984)A VLSI Approach to Sound Synthesis., , , , und . ICMC, Michigan Publishing, (1984)A Hierarchical Timing Simulation Model., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 5 (1): 188-197 (1986)A Hierarchical Timing Simulation Model for Digital Integrated Circuits and Systems.. California Institute of Technology, USA, (1985)