( en | de | ru )

 

Disambiguierung von "Yanagisawa, Masao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Scan-based attack against Trivium stream cipher independent of scan structure.

, , und . ASICON, Seite 1-4. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masao Sekine

Masao Watanabe

Masao Tanaka

Mohamed Abdul-Jalil Ahmed Masaoud

Fidelis Taliwawa Masao

 

Weitere Publikationen von Autoren mit dem selben Namen

An energy-efficient high-level synthesis algorithm for huddle-based distributed-register architectures., , und . ISCAS, Seite 576-579. IEEE, (2012)Weighted adders with selector logics for super-resolution and its FPGA-based evaluation., , und . APCCAS, Seite 603-606. IEEE, (2012)A floorplan-driven high-level synthesis algorithm with operation chainings using chaining enumeration., , und . APCCAS, Seite 248-251. IEEE, (2014)A hardware-Trojan classification method utilizing boundary net structures., , und . ICCE, Seite 1-4. IEEE, (2018)Road-illuminance level inference across road networks based on Bayesian analysis., , und . ICCE, Seite 1-6. IEEE, (2018)Clock skew estimate modeling for FPGA high-level synthesis and its application., , , und . ASICON, Seite 1-4. IEEE, (2015)Efficient Multiplexer Networks for Field-Data Extractors and Their Evaluations., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (4): 1015-1028 (2017)A Low Power Soft Error Hardened Latch with Schmitt-Trigger-Based C-Element., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 101-A (7): 1025-1034 (2018)Code Generation Limiting Maximum and Minimum Hamming Distances for Non-Volatile Memories., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 98-A (12): 2484-2493 (2015)A Hardware/Software Partitioning Algorithm for Processor Cores with Packed SIMD-Type Instructions., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 86-A (12): 3218-3224 (2003)