( en | de | ru )

 

Disambiguierung von "George, Nithin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reducing the cost of floating-point mantissa alignment and normalization in FPGAs.

, , , , , und . FPGA, Seite 255-264. ACM, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

George Mertzios

Combinatorial optimization and recognition of graph classes with applications to related models. TU Aachen, (2009)

George Slottman

George Anderson

Witold George

Hans George

 

Weitere Publikationen von Autoren mit dem selben Namen

SuSy: A Programming Model for Productive Construction of High-Performance Systolic Arrays on FPGAs., , , , , , , , , und 6 andere Autor(en). ICCAD, Seite 73:1-73:9. IEEE, (2020)Reducing the cost of floating-point mantissa alignment and normalization in FPGAs., , , , , und . FPGA, Seite 255-264. ACM, (2012)CodePin: An Instrumentation-Based Debug Tool of SYCLomatic., , , , und . IWOCL, Seite 16:1-16:2. ACM, (2024)Designing a virtual runtime for FPGA accelerators in the cloud., , , , und . FPL, Seite 1-2. IEEE, (2016)Automatic support for multi-module parallelism from computational patterns., , , , , , und . FPL, Seite 1-8. IEEE, (2015)FPGAs for the Masses: Affordable Hardware Synthesis from Domain-Specific Languages.. EPFL, Switzerland, (2016)Enriching C-based High-Level Synthesis with parallel pattern templates., , und . FPT, Seite 177-180. IEEE, (2016)Nearest Kronecker Product Decomposition Based Normalized Least Mean Square Algorithm., und . ICASSP, Seite 476-480. IEEE, (2020)Analysis and Design of Approximate Inner-Product Architectures Based on Distributed Arithmetic., , und . ISCAS, Seite 1-5. IEEE, (2019)Adaptive Modified Versoria Zero Attraction Least Mean Square Algorithms., , und . IEEE Trans. Circuits Syst., 67-II (12): 3602-3606 (2020)