( en | de | ru )

 

Disambiguierung von "Miyashita, Daisuke"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.2V 0.2-to-6.3GHz Transceiver with Less Than -29.5dB EVM@-3dBm and a Choke/Coil-Less Pre-Power Amplifier.

, , , , , , und . ISSCC, Seite 214-215. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chieko Miyashita

Daisuke Yoshida

Daisuke Shibata

Daisuke Akimoto

Mali Miyashita

 

Weitere Publikationen von Autoren mit dem selben Namen

A 12.8 GB/S Daisy Chain-Based Downlink I/F Employing Spectrally Compressed Multi-Band Multiplexing for High-Bandwidth and Large-Capacity Storage Systems., , , , , , , und . VLSI Circuits, Seite 149-150. IEEE, (2018)Revisiting a kNN-Based Image Classification System with High-Capacity Storage., , , , , und . ECCV (37), Volume 13697 von Lecture Notes in Computer Science, Seite 457-474. Springer, (2022)Live Demonstration: FPGA-Based CNN Accelerator with Filter-Wise-Optimized Bit Precision., , , , , und . ISCAS, Seite 1. IEEE, (2019)AiSAQ: All-in-Storage ANNS with Product Quantization for DRAM-free Information Retrieval., , , , , und . CoRR, (2024)3D-integrated, low-height, small module design techniques for 4.48GHz, 560MHz-bandwidth TransferJet™ transceiver., , , , , , , , , und 6 andere Autor(en). RWS, Seite 76-78. IEEE, (2014)Time-domain neural network: A 48.5 TSOp/s/W neuromorphic chip optimized for deep learning and CMOS technology., , , und . A-SSCC, Seite 25-28. IEEE, (2016)LogNet: Energy-efficient neural networks using logarithmic computation., , , , und . ICASSP, Seite 5900-5904. IEEE, (2017)A phase noise minimization of CMOS VCOs over wide tuning range and large PVT variations., , , , , , und . CICC, Seite 583-586. IEEE, (2005)Convolutional neural networks using logarithmic data representation, , und . arXiv preprint arXiv:1603.01025, (2016)A 0.6V 380µW -14dBm LO-input 2.4GHz double-balanced current-reusing single-gate CMOS mixer with cyclic passive combiner., , und . ISSCC, Seite 224-225. IEEE, (2009)