Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Layout-aware Pareto fronts of electronic circuits., , , und . ECCTD, Seite 345-348. IEEE, (2011)A Model Parameter Extraction Methodology Including Time-Dependent Variability for Circuit Reliability Simulation., , , , , , , , und . SMACD, Seite 53-56. IEEE, (2018)Automated Massive RTN Characterization Using a Transistor Array Chip., , , , , , , , und . SMACD, Seite 29-32. IEEE, (2018)A size-adaptive time-step algorithm for accurate simulation of aging in analog ICs., , , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)Including a stochastic model of aging in a reliability simulation flow., , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)Lifetime Calculation Using a Stochastic Reliability Simulator for Analog ICs., , , , , , , und . SMACD, Seite 1-9. IEEE, (2018)Generation of Lifetime-Aware Pareto-Optimal Fronts Using a Stochastic Reliability Simulator., , , , , , , , , und . DATE, Seite 78-83. IEEE, (2019)CASE: A reliability simulation tool for analog ICs., , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)Reliability simulation for analog ICs: Goals, solutions, and challenges., , , , , , , und . Integr., (2016)