( en | de | ru )

 

Disambiguierung von "González, José"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient resources assignment schemes for clustered multithreaded processors.

, , und . IPDPS, Seite 1-12. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José González

José González

José González Salinas

José González Valle

José Guevara González

 

Weitere Publikationen von Autoren mit dem selben Namen

On-Line Motion Planning for Robotic Arms: New Approach Based on the Reduction of the Search Space., , , und . ICRA, Seite 3825-3830. IEEE, (2002)Optimum permutation and rank detectors under K-distributed clutter in radar applications., , und . EUSIPCO, Seite 1-5. IEEE, (2006)Permutation detectors under correlated K-distributed clutter in radar applications., , und . EUSIPCO, Seite 1-5. IEEE, (2006)Permutation tests for nonparametric detection., , und . Signal Process., 92 (11): 2633-2642 (2012)Confidence Estimation for Branch Prediction Reversal., , , und . HiPC, Volume 2228 von Lecture Notes in Computer Science, Seite 214-223. Springer, (2001)An Improved Saliency for RGB-D Visual Tracking and Control Strategies for a Bio-monitoring Mobile Robot., , , , , , , , , und . EvAAL, Volume 386 von Communications in Computer and Information Science, Seite 1-12. Springer, (2013)A simulation study: Effect of the inter-electrode distance, electrode size and shape in Transcutaneous Electrical Stimulation., , und . EMBC, Seite 3576-3579. IEEE, (2012)Cache organizations for clustered microarchitectures., , und . WMPI, Seite 46-55. ACM, (2004)Power-Efficient Spilling Techniques for Chip Multiprocessors., , und . Euro-Par (1), Volume 6271 von Lecture Notes in Computer Science, Seite 256-267. Springer, (2010)Reducing the Latency of L2 Misses in Shared-Memory Multiprocessors through On-Chip Directory Integration., , , und . PDP, Seite 368-375. IEEE Computer Society, (2002)