Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Adapting Skip Connections for Resource-Efficient FPGA Inference., , , , , , , , und . FPGA, Seite 229. ACM, (2023)S2N2: A FPGA Accelerator for Streaming Spiking Neural Networks., , und . FPGA, Seite 194-205. ACM, (2021)Systematic Address and Control Code Transformations for Performance Optimisation of a MPEG-4 Video Decoder., , , , und . ASP-DAC/VLSI Design, Seite 547-552. IEEE Computer Society, (2002)Communication Primitives Driven Hardware Design and Test Methodology Applied on Complex Video Applications., , , , und . IEEE International Workshop on Rapid System Prototyping, Seite 246-249. IEEE Computer Society, (2005)Memory Centric Design of an MPEG-4 Video Encoder., , , , und . IEEE Trans. Circuits Syst. Video Techn., 15 (5): 609-619 (2005)Trainable Preprocessing for Reduced Precision Neural Networks., , , , und . EUSIPCO, Seite 1546-1550. IEEE, (2021)Comparing Energy Efficiency of CPU, GPU and FPGA Implementations for Vision Kernels., , , , , und . ICESS, Seite 1-8. IEEE, (2019)ASLR: An Adaptive Scheduler for Learning Rate., , , und . IJCNN, Seite 1-8. IEEE, (2021)Using C-to-gates to program streaming image processing kernels efficiently on FPGAs., , und . FPL, Seite 626-630. IEEE, (2009)Performance and Complexity Co-evaluation of the Advanced Video Coding Standard for Cost-Effective Multimedia Communications., , , , und . EURASIP J. Adv. Signal Process., 2004 (2): 220-235 (2004)