( en | de | ru )

 

Disambiguierung von "Sharify, Sayeh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Laconic deep learning inference acceleration.

, , , , , , , und . ISCA, Seite 304-317. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Cyrus Michael Sayehli

Sayeh Fadaian-Motlagh

 

Weitere Publikationen von Autoren mit dem selben Namen

Bit-Tactical: Exploiting Ineffectual Computations in Convolutional Neural Networks: Which, Why, and How, , , , , , , und . (2018)cite arxiv:1803.03688Comment: An earlier version of this work titled "JaZ: Enabling Innovation Towards Chaff-Free Deep Learning Computing" was submitted for blind review.Loom: exploiting weight and activation precisions to accelerate convolutional neural networks., , , , und . DAC, Seite 20:1-20:6. ACM, (2018)Laconic deep learning inference acceleration., , , , , , , und . ISCA, Seite 304-317. ACM, (2019)Late Breaking Results: Building an On-Chip Deep Learning Memory Hierarchy Brick by Brick., , , , , , und . DAC, Seite 1-2. IEEE, (2020)Identifying and Exploiting Ineffectual Computations to Enable Hardware Acceleration of Deep Learning., , , , , , , , , und 3 andere Autor(en). NEWCAS, Seite 356-360. IEEE, (2018)Dynamic Stripes: Exploiting the Dynamic Precision Requirements of Activation Values in Neural Networks., , , und . CoRR, (2017)Bit-pragmatic deep neural network computing., , , , , , und . MICRO, Seite 382-394. ACM, (2017)Boveda: Building an On-Chip Deep Learning Memory Hierarchy Brick by Brick., , , , , , , , , und . MLSys, mlsys.org, (2021)Bit-pragmatic Deep Neural Network Computing., , , , und . CoRR, (2016)Bit-Pragmatic Deep Neural Network Computing., , , , und . ICLR (Workshop), OpenReview.net, (2017)