( en | de | ru )

 

Disambiguierung von "San, Hao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Non-binary cyclic and binary SAR hybrid ADC.

, , , und . MIXDES, Seite 105-109. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

San San Lin

San San Hmwe

Xiaofei Hao

Wenjin Hao

San Thwin

 

Weitere Publikationen von Autoren mit dem selben Namen

Linearity Compensation for Conversion Error in Non-binary and Binary Hybrid ADC., und . ISPACS, Seite 1-2. IEEE, (2021)A 14bit 80kSPS non-binary cyclic ADC without high accuracy analog components., , , , , und . ASP-DAC, Seite 15-16. IEEE, (2017)A 2nd-Order ΔΣAD Modulator Using Dynamic Analog Components with Simplified Operation Phase., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 101-A (2): 425-433 (2018)Reducing Spurious Output of Balanced Modulators by Dynamic Matching of I, Q Quadrature Paths., , , , , und . IEICE Trans. Electron., 88-C (6): 1290-1294 (2005)A 12-Bit 3.3MS/S pipeline cyclic ADC with correlated level shifting technique., , , , , , und . ISPACS, Seite 602-605. IEEE, (2017)A 6th-Order Complex Bandpass ΔΣ AD Modulator Using Dynamic Amplifier and Noise Coupling SAR Quantizer., und . ISPACS, Seite 447-452. IEEE, (2018)Non-binary cyclic and binary SAR hybrid ADC., , , und . MIXDES, Seite 105-109. IEEE, (2017)A low-distortion delta-sigma modulator with ring amplifier and passive adder embedded SAR quantizer., und . ISPACS, Seite 299-302. IEEE, (2015)A 0.8V 14bit 62.5kSPS non-binary cyclic ADC using SOTB CMOS technology., , , , , und . ISPACS, Seite 1-2. IEEE, (2019)Experimental results of reconfigurable non-binary cyclic ADC., , , , , und . ISPACS, Seite 611-615. IEEE, (2017)