Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

4GHz+ low-latency fixed-point and binary floating-point execution units for the POWER6 processor., , , , , , , , und . ISSCC, Seite 1728-1734. IEEE, (2006)Exponent monitoring for low-cost concurrent error detection in FPU control logic., , , und . VTS, Seite 235-240. IEEE Computer Society, (2011)A 7nm 4-Core AI Chip with 25.6TFLOPS Hybrid FP8 Training, 102.4TOPS INT4 Inference and Workload-Aware Throttling., , , , , , , , , und 34 andere Autor(en). ISSCC, Seite 144-146. IEEE, (2021)DLFloat: A 16-b Floating Point Format Designed for Deep Learning Training and Inference., , , , , , und . ARITH, Seite 92-95. IEEE, (2019)A 4R2W register file for a 2.3GHz wire-speed POWER™ processor with double-pumped write operation., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 256-258. IEEE, (2011)Blue Gene: A vision for protein science using a petaflop supercomputer., , , , , , , , , und 42 andere Autor(en). IBM Syst. J., 40 (2): 310-327 (2001)Across the Stack Opportunities for Deep Learning Acceleration., , , , , , , , , und 21 andere Autor(en). ISLPED, Seite 35:1-35:2. ACM, (2018)Static timing analysis for self resetting circuits., , und . ICCAD, Seite 119-126. IEEE Computer Society / ACM, (1996)A Scalable Multi- TeraOPS Deep Learning Processor Core for AI Trainina and Inference., , , , , , , , , und 21 andere Autor(en). VLSI Circuits, Seite 35-36. IEEE, (2018)64-bit prefix adders: Power-efficient topologies and design solutions., , , und . CICC, Seite 179-182. IEEE, (2009)