( en | de | ru )

 

Disambiguierung von "Hassanpourghadi, Mohsen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Circuit Connectivity Inspired Neural Network for Analog Mixed-Signal Functional Modeling.

, , , , , und . DAC, Seite 505-510. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mohsen Mohtashami

Mohsen Haghgu

Mohsen Haschemi

Mohsen Mianehsaz

Mohsen Khansari

 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel Multi-Objective Optimization Framework for Analog Circuit Customization., , , , , und . DATE, Seite 1-2. IEEE, (2024)Circuit Connectivity Inspired Neural Network for Analog Mixed-Signal Functional Modeling., , , , , und . DAC, Seite 505-510. IEEE, (2021)Fast Static Characterization of Residual-Based ADCs., und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (11): 746-750 (2013)18.4 A 200GS/s 8b 20fJ/c-s Receiver with >60GHz AFE Bandwidth for 800Gb/s Optical Coherent Communications in 5nm FinFET., , , , , , , , , und 16 andere Autor(en). ISSCC, Seite 344-346. IEEE, (2024)A 2-way 7.3-bit 10 GS/s Time-based Folding ADC with Passive Pulse-Shrinking Cells., und . CICC, Seite 1-4. IEEE, (2019)Analog/Mixed-Signal Circuit Synthesis Enabled by the Advancements of Circuit Architectures and Machine Learning Algorithms., , , , , und . ASP-DAC, Seite 100-107. IEEE, (2022)Transfer Learning with Bayesian Optimization-Aided Sampling for Efficient AMS Circuit Modeling., , , , und . ICCAD, Seite 119:1-119:9. IEEE, (2020)Step response analysis of third order OpAmps With slew-rate., und . VLSI-SoC, Seite 62-63. IEEE, (2013)A 6-b, 800-MS/s, 3.62-mW Nyquist Rate AC-Coupled VCO-Based ADC in 65-nm CMOS., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (6): 1354-1367 (2017)A 10GS/s 8b 25fJ/c-s 2850um2 Two-Step Time-Domain ADC Using Delay-Tracking Pipelined-SAR TDC with 500fs Time Step in 14nm CMOS Technology., , und . ISSCC, Seite 160-162. IEEE, (2022)