Autor der Publikation

Early SEU Fault Injection in Digital, Analog and Mixed Signal Circuits: A Global Flow.

, und . DATE, Seite 590-595. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Chip level security: Why ? How ?. ICECS, Seite 25-26. IEEE, (2008)Software BIST capabilities of a symmetric cipher., , und . ICECS, Seite 414-417. IEEE, (2008)Laser-induced fault effects in security-dedicated circuits., , , , , , , , , und 9 andere Autor(en). VLSI-SoC, Seite 1-6. IEEE, (2014)A New Approach to Control Flow Checking Without Program Modification., , und . FTCS, Seite 334-343. IEEE Computer Society, (1991)Optimized State Assignment of single fault Tolerant FSMs Based on SEC Codes.. DAC, Seite 14-18. ACM Press, (1993)A Flexible SoPC-based Fault Injection Environment., , und . DDECS, Seite 192-197. IEEE Computer Society, (2006)Cross Layer Fault Simulations for Analyzing the Robustness of RTL Designs in Airborne Systems., , , , , , , , und . DDECS, Seite 1-4. IEEE, (2020)Efficient synthesis of fault-tolerant controllers., , und . ED&TC, Seite 593. IEEE Computer Society, (1995)Using Application Profiling based on a Virtual Platform for SoC Fault Tolerance Assessment., , , , und . PRIME, Seite 225-228. IEEE, (2022)Secure Test with RSNs: Seamless Authenticated Extended Confidentiality., , , und . NEWCAS, Seite 1-4. IEEE, (2021)