Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Double-Latch Clocking Scheme for Low-Power I.P. Cores., , und . PATMOS, Volume 1918 von Lecture Notes in Computer Science, Seite 217-224. Springer, (2000)An SoC combining a 132dB QVGA pixel array and a 32b DSP/MCU processor for vision applications., , , , , , , und . ISSCC, Seite 46-47. IEEE, (2009)Low-power low-voltage library cells and memories., , , , und . ICECS, Seite 1521-1524. IEEE, (2001)Low-Power Embedded Microprocessor Design., , , , , und . EUROMICRO, Seite 600-605. IEEE Computer Society, (1996)Low-Power 32-bit Dual-MAC 120 µW/MHz 1.0 V icyflex1 DSP/MCU Core., , , , , , , und . IEEE J. Solid State Circuits, 44 (7): 2055-2064 (2009)Energy-Autonomous MCU Operating in sub-VT Regime with Tightly-Integrated Energy-Harvester : A SoC for IoT smart nodes containing a MCU with minimum-energy point of 2.9pJ/cycle and a harvester with output power range from sub-µW to 4.32mW., , , , , , , und . ISLPED, Seite 1-4. IEEE, (2019)Low-power 32-bit dual-MAC 120 μW/MHz 1.0 V icyflex DSP/MCU core., , , , , , , und . ESSCIRC, Seite 190-193. IEEE, (2008)A 1V RF SoC with an 863-to-928MHz 400kb/s radio and a 32b Dual-MAC DSP core for Wireless Sensor and Body Networks., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 464-465. IEEE, (2010)The ultra low-power wiseNET system., , , , , , , , , und 7 andere Autor(en). DATE, Seite 971-976. European Design and Automation Association, Leuven, Belgium, (2006)Sub-threshold latch-based icyflex2 32-bit processor with wide supply range operation., , , , , , und . ESSCIRC, Seite 41-44. IEEE, (2016)