( en | de | ru )

 

Disambiguierung von "Shi, Longxing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Data Prefetch and Reuse Strategy for Coarse-Grained Reconfigurable Architectures.

, , , , und . IEICE Trans. Inf. Syst., 96-D (3): 616-623 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Huili Shi

Lei Shi

Zhanjun Shi

Renhu Shi

Jian Shi

 

Weitere Publikationen von Autoren mit dem selben Namen

A Data Prefetch and Reuse Strategy for Coarse-Grained Reconfigurable Architectures., , , , und . IEICE Trans. Inf. Syst., 96-D (3): 616-623 (2013)Low power design for SoC with power management unit., , , , und . ASICON, Seite 719-722. IEEE, (2011)A 65nm 10MHz single-inductor dual-output switching buck converter with time-multiplexing control., , , , und . ASICON, Seite 870-873. IEEE, (2011)An Analytical Model for Domain-Specific Accelerator Deploying Sparse LU Factorization., , und . ASICON, Seite 1-4. IEEE, (2023)Domain Strategy and Coverage Metric for Validation., , , , und . ISQED, Seite 40-45. IEEE Computer Society, (2005)14.1 A 510nW 0.41V Low-Memory Low-Computation Keyword-Spotting Chip Using Serial FFT-Based MFCC and Binarized Depthwise Separable Convolutional Neural Network in 28nm CMOS., , , , , , , , und . ISSCC, Seite 230-232. IEEE, (2020)A Graph-Learning-Driven Prediction Method for Combined Electromigration and Thermomigration Stress on Multi-Segment Interconnects., , , , , und . DATE, Seite 1-6. IEEE, (2024)A 0.44V-1.1V 9-transistor transition-detector and half-path error detection technique for low power applications., , , , und . A-SSCC, Seite 205-208. IEEE, (2017)A 0.46V-1.1V Transition-Detector with In-Situ Timing-Error Detection and Correction Based on Pulsed-Latch Design in AES Accelerator., , , , , , und . A-SSCC, Seite 1-4. IEEE, (2018)TS Cache: A Fast Cache with Timing-speculation Mechanism Under Low Supply Voltages., , , , , , und . CoRR, (2019)