Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Spiking Neural Network with a Global Self-Controller for Unsupervised Learning Based on Spike-Timing-Dependent Plasticity Using Flash Memory Synaptic Devices.

W. Kang, C. Kim, S. Lee, S. Woo, J. Bae, B. Park, und J. Lee. IJCNN, Seite 1-7. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sung Gook Park

Byung-Hoon Park

Ky Byung Park

Byung-Wook Park

Byung-Nam Park

Weitere Publikationen von Autoren mit dem selben Namen

Establishing Read Operation Bias Schemes for 3-D Pillar Structure Flash Memory Devices to Overcome Paired Cell Interference (PCI).S. Cho, I. Park, J. Lee, J. Yun, D. Kim, J. Lee, H. Shin, und B. Park. IEICE Trans. Electron., 91-C (5): 731-735 (2008)Ge-on-Si photodetector with novel metallization schemes for on-chip optical interconnect.M. Yun, S. Cho, S. Kang, S. Jung, und B. Park. ISCE, Seite 1-2. IEEE, (2015)Hardware-based spiking neural network architecture using simplified backpropagation algorithm and homeostasis functionality.J. Kim, D. Kwon, S. Woo, W. Kang, S. Lee, S. Oh, C. Kim, J. Bae, B. Park, und J. Lee. Neurocomputing, (2021)Simulation of Retention Characteristics in Double-Gate Structure Multi-Bit SONOS Flash Memory.D. Kim, I. Park, S. Cho, J. Lee, H. Shin, und B. Park. IEICE Trans. Electron., 92-C (5): 659-663 (2009)Analyses on Current Characteristics of 3-D MOSFET Determined by Junction Doping Profiles for Nonvolatile Memory Devices.S. Cho, J. Yun, I. Park, J. Lee, J. Kim, J. Lee, H. Shin, und B. Park. IEICE Trans. Electron., 90-C (5): 988-993 (2007)Design Consideration for Vertical Nonvolatile Memory Device Regarding Gate-Induced Barrier Lowering (GIBL).S. Cho, J. Lee, G. Lee, J. Lee, H. Shin, und B. Park. IEICE Trans. Electron., 92-C (5): 620-626 (2009)Selected Bit-Line Current PUF: Implementation of Hardware Security Primitive Based on a Memristor Crossbar Array.D. Kim, T. Kim, Y. Choi, G. Lee, J. Lee, W. Sun, B. Park, H. Kim, und H. Shin. IEEE Access, (2021)Direct Gradient Calculation: Simple and Variation-Tolerant On-Chip Training Method for Neural Networks.H. Kim, J. Hwang, D. Kwon, J. Kim, M. Park, J. Im, B. Park, und J. Lee. Adv. Intell. Syst., 3 (8): 2100064 (2021)Simulation study on scaling limit of silicon tunneling field-effect transistor under tunneling-predominance.S. Cho, H. Kim, M. Sun, I. Kang, B. Park, und J. Jr.. IEICE Electron. Express, 9 (9): 828-833 (2012)A Spiking Neural Network with a Global Self-Controller for Unsupervised Learning Based on Spike-Timing-Dependent Plasticity Using Flash Memory Synaptic Devices.W. Kang, C. Kim, S. Lee, S. Woo, J. Bae, B. Park, und J. Lee. IJCNN, Seite 1-7. IEEE, (2019)

BibSonomy

Disambiguierung von "Park, Byung-Gook"