( en | de | ru )

 

Disambiguierung von "Bagherzadeh, Nader"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parallel LDPC Decoding on a Network-on-Chip Based Multiprocessor Platform.

, , und . SBAC-PAD, Seite 35-40. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hassan Bagherzadeh

Faramarz Nader

Nader Tawassoli

Nader Purnaqchéband

Nader Ahmad

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast parallel soft Viterbi decoder mapping on a reconfigurable DSP platform., , , und . SoCC, Seite 3-6. IEEE, (2004)Network Facility for a Reconfigurable Computer Architecture., , , , und . ICDCS, Seite 264-271. IEEE Computer Society, (1985)Voltage mirror circuit by carbon nanotube field effect transistors for mirroring dynamic random access memories in multiple-valued logic and fuzzy logic., , , und . IET Circuits Devices Syst., 9 (5): 343-352 (2015)Design and Evaluation of a Spintronic In-Memory Processing Platform for Nonvolatile Data Encryption., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (9): 1788-1801 (2018)Scalable load balancing congestion-aware Network-on-Chip router architecture., , und . J. Comput. Syst. Sci., 79 (4): 421-439 (2013)Efficient Mitchell's Approximate Log Multipliers for Convolutional Neural Networks., , , , und . IEEE Trans. Computers, 68 (5): 660-675 (2019)Performance of symbolic applications on a parallel architecture., , , und . Int. J. Parallel Program., 16 (3): 183-214 (1987)Near-optimal message routing and broadcasting in faulty hypercubes., und . Int. J. Parallel Program., 19 (5): 405-423 (1990)Design of a router for network-on-chip., , und . Int. J. High Perform. Syst. Archit., 1 (2): 98-105 (2007)Capacitive and Inductive TSV-to-TSV Resilient Approaches for 3D ICs., , , , und . IEEE Trans. Computers, 65 (3): 693-705 (2016)