Autor der Publikation

GeMP-BNN: High-Performance Sampling-Free Bayesian Neural Network Accelerator with Gaussian Error Moment Propagation.

, , und . MCSoC, Seite 522-529. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Cachet: Low-Overhead Integrity Verification on Metadata Cache in Secure Nonvolatile Memory Systems., und . IEEE Micro, 44 (1): 38-48 (Januar 2024)Accelerating Decision Tree Ensemble with Guided Branch Approximation., und . HEART, Seite 24-32. ACM, (2022)FPGA implementation of edge-guided pattern generation for motion-vector estimation of textureless objects., , , , , und . FPL, Seite 1. IEEE, (2017)Towards a Low-Power Accelerator of Many FPGAs for Stencil Computations., , und . ICNC, Seite 343-349. IEEE Computer Society, (2012)QUEST: Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96-MB 3-D SRAM Using Inductive Coupling Technology in 40-nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 54 (1): 186-196 (2019)An FPGA-based scalable simulation accelerator for tile architectures., , , und . SIGARCH Comput. Archit. News, 39 (4): 38-43 (2011)FADEC: FPGA-based Acceleration of Video Depth Estimation by HW/SW Co-design., und . FPT, Seite 1-9. IEEE, (2022)Performance Evaluation of a 3D-Stencil Library for Distributed Memory Array Accelerators., , , und . CANDAR, Seite 388-393. IEEE Computer Society, (2014)Logarithmic Compression for Memory Footprint Reduction in Neural Network Training., , , , , , , , und . CANDAR, Seite 291-297. IEEE Computer Society, (2017)DeltaNet: Differential Binary Neural Network., , , , und . ASAP, Seite 39. IEEE, (2019)