Autor der Publikation

22.5 A 1.62GS/s time-interleaved SAR ADC with digital background mismatch calibration achieving interleaving spurs below 70dBFS.

, , , , , , , , , und . ISSCC, Seite 386-388. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Analog bandwidth mismatch compensation for time-interleaved ADCs using FD-SOI technology., , , , und . ISCAS, Seite 1-4. IEEE, (2017)A new algorithm for an incremental sigma-delta converter reconstruction filter., , , und . SBCCI, Seite 32. ACM, (2019)Synthesis of Subband Hybrid Filter Banks ADCs with finite word-length coefficients using adaptive equalization., , , und . ISCAS, Seite 577-580. IEEE, (2010)Synthesis of hybrid filter banks for A/D conversion with implementation constraints - mixed distortion/aliasing optimization $., , und . ICASSP (2), Seite 997-1000. IEEE, (2004)Synthesis of complex subband Hybrid Filter Banks A/D converters using adaptive filters., , und . ICECS, Seite 399-402. IEEE, (2009)A CMOS readout circuit for a low shunt resistance IR photo-detector., , , , und . ICECS, Seite 1-4. IEEE, (2020)22.5 A 1.62GS/s time-interleaved SAR ADC with digital background mismatch calibration achieving interleaving spurs below 70dBFS., , , , , , , , , und . ISSCC, Seite 386-388. IEEE, (2014)A new two-step ΣΔ architecture column-parallel ADC for CMOS image sensor., , , , und . SBCCI, Seite 1-6. IEEE, (2016)A -40 to 250°C Triple Modular Redundancy Temperature Sensor for Turbofan Engines., , , , , und . SBCCI, Seite 1-6. IEEE, (2018)SNR efficient approach for the design of Hybrid Filter Bank A/D converters., , und . ICASSP, Seite 2716-2720. IEEE, (2013)