( en | de | ru )

 

Disambiguierung von "Vijaykrishnan, Narayanan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DFLAP: a dynamic frequency linear array processor.

, , und . ICIP (2), Seite 1007-1010. IEEE Computer Society, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

P Narayanan

Hermine Narayanan

Vidya Narayanan

Narayanan Radhakrishnan

Narayanan Sundaram

 

Weitere Publikationen von Autoren mit dem selben Namen

Influence of compiler optimizations on system power., , , und . DAC, Seite 304-307. ACM, (2000)Improving energy efficiency of multi-threaded applications using heterogeneous CMOS-TFET multicores., , , , , und . ISLPED, Seite 247-252. IEEE/ACM, (2011)Power-efficient implementation of turbo decoder in SDR system., , , und . SoCC, Seite 119-122. IEEE, (2004)ChipPower: an architecture-level leakage simulator., , , , und . SoCC, Seite 395-398. IEEE, (2004)Hardware and Software Techniques for Controlling DRAM Power Modes., , , , und . IEEE Trans. Computers, 50 (11): 1154-1173 (2001)Fine-to-Coarse Object Classification of Very Large Images., und . ICIP, Seite 3498-3502. IEEE, (2023)Leakage Energy Management in Cache Hierarchies., , , , , , und . IEEE PACT, Seite 131-140. IEEE Computer Society, (2002)Modeling steep slope devices: From circuits to architectures., , , , , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)A low latency router supporting adaptivity for on-chip interconnects., , , , und . DAC, Seite 559-564. ACM, (2005)Design and analysis of an NoC architecture from performance, reliability and energy perspective., , , , und . ANCS, Seite 173-182. ACM, (2005)