( en | de | ru )

 

Disambiguierung von "Asada, Kunihiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Time-to-digital converter based on time difference amplifier with non-linearity calibration.

, , , , und . ESSCIRC, Seite 266-269. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kunihiro Jojima

 

Weitere Publikationen von Autoren mit dem selben Namen

A subsampling stochastic coarse-fine ADC with SNR 55.3dB and >5.8TS/s effective sample rate for an on-chip signal analyzer., , , und . ISCAS, Seite 93-96. IEEE, (2014)Range extension of inductive coupling communication using multi-stage resonance., , und . ISCIT, Seite 758-763. IEEE, (2012)Power supply impedance emulation to eliminate overkills and underkills due to the impedance difference between ATE and customer board., , , , , , und . ITC, Seite 1-8. IEEE, (2016)A general and efficient mask pattern generator for non-series-parallel CMOS transistor network., und . Synthesis for Control Dominated Circuits, Volume A-22 von IFIP Transactions, Seite 323-333. North-Holland, (1992)High-throughput electron beam direct writing of VIA layers by character projection using character sets based on one-dimensional VIA arrays with area-efficient stencil design., , , , , und . ASP-DAC, Seite 255-260. IEEE, (2013)Extension of power supply impedance emulation method on ATE for multiple power domain., , , , , , und . ETS, Seite 1-2. IEEE, (2017)On-chip resonant supply noise reduction utilizing switched parasitic capacitors of sleep blocks with tri-mode power gating structure., , , , , und . ESSCIRC, Seite 183-186. IEEE, (2011)Novel technique for minimizing the comparator delay dispersion in 65nm CMOS technology., , , , und . ICECS, Seite 220-223. IEEE, (2011)A Pulse Width controlled PLL and its automated design flow., , , und . ICECS, Seite 5-8. IEEE, (2013)An all-digital time difference hold-and-replication circuit utilizing a dual pulse ring oscillator., , , und . CICC, Seite 1-4. IEEE, (2013)