( en | de | ru )

 

Disambiguierung von "Casu, Mario R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
To Spike or Not to Spike: A Digital Hardware Perspective on Deep Learning Acceleration.

, , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 13 (4): 1015-1025 (Dezember 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alessandro Casu

Benedetta Casu

Massimo Casu

Sebastian Casu

Friedrich Casutt von Batemberg

 

Weitere Publikationen von Autoren mit dem selben Namen

Implementation analysis of NoC: a MPSoC trace-driven approach., , und . ACM Great Lakes Symposium on VLSI, Seite 204-209. ACM, (2006)Synthesis of low-leakage PD-SOI circuits with body-biasing., , , und . ISLPED, Seite 287-290. ACM, (2001)Coupling latency-insensitivity with variable-latency for better than worst case design: a RISC case study., , und . ACM Great Lakes Symposium on VLSI, Seite 163-168. ACM, (2011)Effects of Temperature in Deep-Submicron Global Interconnect Optimization., , , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 90-100. Springer, (2003)A Block-Based Approach for SoC Global Interconnect Electrical Parameters Characterization., , , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 121-130. Springer, (2003)Efficient FPGA Implementation of PCA Algorithm for Large Data using High Level Synthesis., und . PRIME, Seite 65-68. IEEE, (2019)A flexible UWB Transmitter for breast cancer detection imaging systems., , , und . DATE, Seite 1076-1081. IEEE Computer Society, (2010)Design-Space Exploration of Pareto-Optimal Architectures for Deep Learning with DVFS., , , , und . ISCAS, Seite 1-5. IEEE, (2018)Machine-Learning-Based Microwave Sensing: A Case Study for the Food Industry., , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 11 (3): 503-514 (2021)Mix & Latch: Comparison With State-of-the-Art Retiming on a RISC-V Benchmark., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (7): 2229-2233 (Juli 2024)