( en | de | ru )

 

Disambiguierung von "McCanny, John V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Linear QR Architecture for a Single Chip Adaptive Beamformer.

, , , und . VLSI Signal Processing, 24 (1): 67-81 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

V Geoffroy

V Saile

V Fendrich

V Adams

V Ustinov

 

Weitere Publikationen von Autoren mit dem selben Namen

Online CORDIC algorithm and VLSI architecture for implementing QR-array processors., , und . IEEE Trans. Signal Process., 48 (2): 592-598 (2000)A 64-point Fourier transform chip for video motion compensation using phase correlation., , , und . IEEE J. Solid State Circuits, 31 (11): 1751-1761 (1996)An efficient architecture for the 2-D biorthogonal discrete wavelet transform., , und . ICIP (3), Seite 314-317. IEEE, (2001)From Special Purpose VLSI Architectures to HDTV Processors and Gigabit Wireless Systems.. DSP, Seite 16. IEEE, (2007)Systolic IIR filters with bit level pipelining., , , und . ICASSP, Seite 2072-2075. IEEE, (1988)A VLSI architecture for multiplication, division and square root., und . ICASSP, Seite 1205-1208. IEEE Computer Society, (1991)A high speed CMOS/SOS implementation of a bit level systolic correlator., , , , und . ICASSP, Seite 1161-1164. IEEE, (1986)A mixed cost-function adaptive algorithm for ADSL time-domain equalization., und . ICC, Seite 1798-1802. IEEE, (2002)A hybrid mixed cost-function TEQ initialization algorithm for ADSL modems., und . ICASSP, Seite 4183. IEEE, (2002)Architectural Synthesis of Digital Signal Processing Algorithms Using "IRIS"., , und . VLSI Signal Processing, 16 (1): 41-55 (1997)