( en | de | ru )

 

Disambiguierung von "Miwa, Shinobu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CNFET7: An Open Source Cell Library for 7-nm CNFET Technology.

, , , , , und . ASP-DAC, Seite 763-768. ACM, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Miwa, Shinobu
Eine Person hinzufügen mit dem Namen Miwa, Shinobu
 

Weitere Publikationen von Autoren mit dem selben Namen

Functionally-Predefined Kernel: a Way to Reduce CNN Computation., , , und . PACRIM, Seite 1-6. IEEE, (2019)Evaluation of Core Hopping on POWER7., und . SIGMETRICS Perform. Evaluation Rev., 42 (3): 55-60 (2014)Multi-Level Packet Processing Caches., , , und . COOL CHIPS, Seite 1-3. IEEE, (2019)CNFET7: An Open Source Cell Library for 7-nm CNFET Technology., , , , , und . ASP-DAC, Seite 763-768. ACM, (2023)Normally-off computing project: Challenges and opportunities., , und . ASP-DAC, Seite 1-5. IEEE, (2014)Data-aware power management for periodic real-time systems with non-volatile memory., , , , , , , , und . NVMSA, Seite 1-6. IEEE, (2014)McRouter: Multicast within a router for high performance network-on-chips., , , und . PACT, Seite 319-329. IEEE Computer Society, (2013)Immediate sleep: Reducing energy impact of peripheral circuits in STT-MRAM caches., , , , , , und . ICCD, Seite 149-156. IEEE Computer Society, (2015)Initial Study of Reconfigurable Neural Network Accelerators., , , , , und . CANDAR, Seite 707-709. IEEE Computer Society, (2016)A novel power-gating scheme utilizing data retentiveness on caches., , , und . ACM Great Lakes Symposium on VLSI, Seite 91-94. ACM, (2012)