( en | de | ru )

 

Disambiguierung von "C., Prashanth H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and Evaluation of multipliers for hardware accelerated on-chip EdDSA.

, , , , und . ISQED, Seite 1-9. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prashanth H C

C H Johl

H C Thejaswini

Prashanth Menezes

Bernd h c Stauss

 

Weitere Publikationen von Autoren mit dem selben Namen

eDRAM-OESP: A novel performance efficient in-embedded-DRAM-compute design for on-edge signal processing application., , , und . ISQED, Seite 1-7. IEEE, (2023)SQRTLIB : Library of Hardware Square Root Designs., , , , und . ISQED, Seite 1-5. IEEE, (2023)Design-Space Exploration of Multiplier Approximation in CNNs., , , , und . ISVLSI, Seite 1-6. IEEE, (2023)Design and Evaluation of Performance-efficient SoC-on-FPGA for Cloud-based Healthcare Applications., , und . NorCAS, Seite 1-6. IEEE, (2022)Roofline Performance Analysis of DNN Architectures on CPU and GPU Systems., und . ISQED, Seite 1-8. IEEE, (2024)Error Diluted Approximate Multipliers Using Positive And Negative Compressors., , und . ISQED, Seite 1-7. IEEE, (2023)HIE-DRAM: High Performance Efficient In-DRAM Computing Architecture for SIMD., , , und . ISQED, Seite 1-7. IEEE, (2023)SOMALib: Library of Exact and Approximate Activation Functions for Hardware-efficient Neural Network Accelerators., und . ICCD, Seite 746-753. IEEE, (2022)IMAC: : A Pre-Multiplier And Integrated Reduction Based Multiply-And-Accumulate Unit., , und . ACM Great Lakes Symposium on VLSI, Seite 503-508. ACM, (2023)EBASA: Error Balanced Approximate Systolic Array Architecture Design., , , und . ACM Great Lakes Symposium on VLSI, Seite 473-476. ACM, (2023)