( en | de | ru )

 

Disambiguierung von "Krasteva, Yana Esteves"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Flexible Core Reallocation for Virtex II Structures.

, , , und . ERSA, Seite 189-195. CSREA Press, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gilbert Yana Yana

Nikolina Krasteva

Yana Rüdenauer

Nadejda Krasteva

Gabriela Krasteva

 

Weitere Publikationen von Autoren mit dem selben Namen

Partial Reconfiguration for Core Reallocation and Flexible Communications., , und . ReCoSoC, Seite 91-97. Univ. Montpellier II, (2006)Flexible Core Reallocation for Virtex II Structures., , , und . ERSA, Seite 189-195. CSREA Press, (2005)A Fast Emulation-Based NoC Prototyping Framework., , , und . ReConFig, Seite 211-216. IEEE Computer Society, (2008)Generic Systolic Array for Run-Time Scalable Cores., , , und . ARC, Volume 5992 von Lecture Notes in Computer Science, Seite 4-16. Springer, (2010)Virtex II FPGA Bitstream Manipulation: Application to Reconfiguration Control Systems., , , und . FPL, Seite 1-4. IEEE, (2006)Straight Method for Reallocation of Complex Cores by Dynamic Reconfiguration in Virtex II FPGAs., , , und . IEEE International Workshop on Rapid System Prototyping, Seite 77-83. IEEE Computer Society, (2005)Reconfigurable Heterogeneous Communications and Core Reallocation for Dynamic HW Task Management., , und . ISCAS, Seite 873-876. IEEE, (2007)Reconfigurable Networks on Chip: DRNoC architecture., , und . J. Syst. Archit., 56 (7): 293-302 (2010)Run-Time Scalable Systolic Coprocessors for Flexible Multimedia SoPCs., , , und . FPL, Seite 70-76. IEEE Computer Society, (2010)