( en | de | ru )

 

Disambiguierung von "Cockburn, Bruce F."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Adaptive dual-threshold neural signal compression suitable for implantable recording.

, , und . ICASSP, Seite 8346-8350. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

William Cockburn

Wallace Kwesi Bruce-Tamakloe

Cecil Bruce-Boye

Beate Maria Bruce-Micah

Annette Bruce

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel gate grading approach for soft error tolerance in combinational circuits., , , und . CCECE, Seite 1-4. IEEE, (2016)Efficient architectures for 1-D and 2-D lifting-based wavelet transforms., , und . IEEE Trans. Signal Process., 52 (5): 1315-1326 (2004)Design and evaluation of stochastic FIR filters., , , und . PACRIM, Seite 407-412. IEEE, (2015)Stochastic circuit design and performance evaluation of vector quantization., , , und . ASAP, Seite 111-115. IEEE Computer Society, (2015)Fault Modeling and Pattern-Sensitivity Testing for a Multilevel DRAM., , , , und . MTDT, Seite 117-122. IEEE Computer Society, (2002)An Investigation into Crosstalk Noise in DRAM Structures., , und . MTDT, Seite 123-. IEEE Computer Society, (2002)A Hardware-Efficient Logarithmic Multiplier with Improved Accuracy., , und . DATE, Seite 928-931. IEEE, (2019)High-Throughput FPGA-Based Hardware Accelerators for Deflate Compression and Decompression Using High-Level Synthesis., , und . IEEE Access, (2020)Using Stacked Bitlines and Hybrid ROM Cells to Form ROM and SRAM-ROM With Increased Storage Density., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 53-I (12): 2595-2605 (2006)Fault Models and Tests for a 2-Bit-per-Cell MLDRAM., , und . IEEE Des. Test Comput., 16 (1): 22-31 (1999)