Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A reusable verification environment for NoC platforms using UVM., , , , , , , und . EUROCON, Seite 239-242. IEEE, (2017)A Configurable RISC-V for NoC-Based MPSoCs: A Framework for Hardware Emulation., , , , und . NoCArc@MICRO, Seite 1-6. IEEE Computer Society, (2018)RVNoC: A Framework for Generating RISC-V NoC-Based MPSoC., , , , , , , und . PDP, Seite 617-621. IEEE Computer Society, (2018)On Error Injection for NoC Platforms: A UVM-based Practical Case Study., , , , , , und . NoCArc@MICRO, Seite 2:1-2:6. ACM, (2017)Evaluating the feasibility of centralized router for network on chip., , und . ICM, Seite 238-241. IEEE, (2015)A novel power reduction technique using wire multiplexing., , , und . SoCC, Seite 149-152. IEEE, (2017)A 4-PAM interconnect in network-on-chip for high-throughput and latency-sensitive applications., , , , und . ISQED, Seite 112-118. IEEE, (2018)F1A: Networks on chip.. SoCC, Seite 1. IEEE, (2017)A narrative of UVM testbench environment for interconnection routers: A practical approach., , , , , , , und . IDT, Seite 98-103. IEEE, (2016)Performance evaluation of virtual channel flow control in centralized and distributed networks for system on chip., , , , , , und . ICM, Seite 1-4. IEEE, (2017)