( en | de | ru )

 

Disambiguierung von "Sridharan, Vilas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Using hardware vulnerability factors to enhance AVF analysis.

, und . ISCA, Seite 461-472. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sridharan Balakrishna

Ramesh Sridharan

Aswinkumar Sridharan

Joao Marcelo Prado Vilas-Boas

Alcy Vilas-Boas

 

Weitere Publikationen von Autoren mit dem selben Namen

Lessons learned from memory errors observed over the lifetime of Cielo., , , , , und . SC, Seite 43:1-43:12. IEEE / ACM, (2018)Assessing the impact of hard faults in performance components of modern microprocessors., , , und . ICCD, Seite 207-214. IEEE Computer Society, (2013)Vulnerability analysis of L2 cache elements to single event upsets., , , und . DATE, Seite 1276-1281. European Design and Automation Association, Leuven, Belgium, (2006)Balancing Performance and Reliability in the Memory Hierarchy., , , und . ISPASS, Seite 269-279. IEEE Computer Society, (2005)Faults in data prefetchers: Performance degradation and variability., , , , und . VTS, Seite 1-6. IEEE Computer Society, (2016)Low-power, low-storage-overhead chipkill correct via multi-line error correction., , , , und . SC, Seite 24:1-24:12. ACM, (2013)A Research Retrospective on AMD's Exascale Computing Journey., , , , , , , , , und 61 andere Autor(en). ISCA, Seite 81:1-81:14. ACM, (2023)Eliminating microarchitectural dependency from Architectural Vulnerability., und . HPCA, Seite 117-128. IEEE Computer Society, (2009)Resilient die-stacked DRAM caches., , , und . ISCA, Seite 416-427. ACM, (2013)Soteria: Towards Resilient Integrity-Protected and Encrypted Non-Volatile Memories., , , und . MICRO, Seite 1214-1226. ACM, (2021)