( en | de | ru )

 

Disambiguierung von "Ha, Soonhoi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fast GPU-in-the-loop simulation technique at OpenGL ES API level for Android Graphics Applications.

, , , und . RSP, Seite 47-53. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hoang Ha

Ngo Ha

Hoang Ha

Haifeng Ha

Ha Hung

 

Weitere Publikationen von Autoren mit dem selben Namen

A cycle-level parallel simulation technique exploiting both space and time parallelism., , , und . RSP, Seite 50-56. IEEE, (2012)Multiprocessor Scheduling of a Multi-Mode Dataflow Graph Considering Mode Transition Delay., , und . ACM Trans. Design Autom. Electr. Syst., 22 (2): 37:1-37:25 (2017)A Static Scheduling Heuristic for Heterogeneous Processors., und . Euro-Par, Vol. II, Volume 1124 von Lecture Notes in Computer Science, Seite 573-577. Springer, (1996)An integrated hardware-software cosimulation environment for heterogeneous systems prototyping., , , , , , und . ASP-DAC, ACM, (1995)A Novel Convolutional Neural Network Accelerator That Enables Fully-Pipelined Execution of Layers., , , , und . ICCD, Seite 698-701. IEEE, (2019)2018 Embedded Systems Week (ESWEEK) in Torino., und . IEEE Des. Test, 36 (1): 68-69 (2019)Executing synchronous dataflow graphs on a SPM-based multicore architecture., , , und . DAC, Seite 664-671. ACM, (2012)Simulation environment configuration for parallel simulation of multicore embedded systems., , , und . DAC, Seite 345-350. ACM, (2011)Performance evaluation and optimization of dual-port SDRAM architecture for mobile embedded systems., , , , und . CASES, Seite 53-57. ACM, (2007)A novel hierarchical edge-based architecture for service oriented IoT., , und . Internet Things, (Dezember 2023)