Autor der Publikation

DyTAN: Dynamic Ternary Content Addressable Memory Using Nanoelectromechanical Relays.

, , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (11): 1981-1993 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving energy efficiency of multi-threaded applications using heterogeneous CMOS-TFET multicores., , , , , und . ISLPED, Seite 247-252. IEEE/ACM, (2011)Power-efficient implementation of turbo decoder in SDR system., , , und . SoCC, Seite 119-122. IEEE, (2004)ChipPower: an architecture-level leakage simulator., , , , und . SoCC, Seite 395-398. IEEE, (2004)Hardware and Software Techniques for Controlling DRAM Power Modes., , , , und . IEEE Trans. Computers, 50 (11): 1154-1173 (2001)Design and analysis of an NoC architecture from performance, reliability and energy perspective., , , , und . ANCS, Seite 173-182. ACM, (2005)Design space exploration of workload-specific last-level caches., , , , und . ISLPED, Seite 243-248. ACM, (2012)A low latency router supporting adaptivity for on-chip interconnects., , , , und . DAC, Seite 559-564. ACM, (2005)Influence of compiler optimizations on system power., , , und . DAC, Seite 304-307. ACM, (2000)GRAPHIC: Gather and Process Harmoniously in the Cache With High Parallelism and Flexibility., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Emerg. Top. Comput., 12 (1): 84-96 (Januar 2024)Robust Coreset Construction for Distributed Machine Learning., , , , , und . IEEE J. Sel. Areas Commun., 38 (10): 2400-2417 (2020)