( en | de | ru )

 

Disambiguierung von "Paek, Yunheung"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Data Randomization for Multi-Variant Execution Environment.

, , , und . ISOCC, Seite 291-292. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kyoung-Il Paek

Sieghild Paek

Solja Paek

Seung-Kyun Paek

Chong-hy Paek

 

Weitere Publikationen von Autoren mit dem selben Namen

The very portable optimizer for digital signal processors., und . CASES, Seite 84-92. ACM, (2001)Precise execution offloading for applications with dynamic behavior in mobile cloud computing., , , , , und . Pervasive Mob. Comput., (2016)Automatic Parallelization for Non-cache Coherent Multiprocessors., und . LCPC, Volume 1239 von Lecture Notes in Computer Science, Seite 266-284. Springer, (1996)Software controlled memory layout reorganization for irregular array access patterns., , , , und . CASES, Seite 179-188. ACM, (2007)Energy Consumption Reduction Technique on Smart Devices for Communication-Intensive Applications., , , und . CSA/CUTE, Volume 373 von Lecture Notes in Electrical Engineering, Seite 431-435. Springer, (2015)VM-CFI: Control-Flow Integrity for Virtual Machine Kernel Using Intel PT., , , , , und . ICCSA (5), Volume 10964 von Lecture Notes in Computer Science, Seite 127-137. Springer, (2018)Instruction Re-selection for Iterative Modulo Scheduling on High Performance Multi-issue DSPs., , , und . EUC Workshops, Volume 4097 von Lecture Notes in Computer Science, Seite 741-754. Springer, (2006)A Graph Drawing Based Spatial Mapping Algorithm for Coarse-Grained Reconfigurable Architectures., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (11): 1565-1578 (2009)High Throughput Data Mapping for Coarse-Grained Reconfigurable Architectures., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (11): 1599-1609 (2011)Bypass aware instruction scheduling for register file power reduction., , , , , und . LCTES, Seite 173-181. ACM, (2006)