( en | de | ru )

 

Disambiguierung von "Nair, Ravi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Exploiting Fine- and Coarse-Grained Parallelism Using a Directive Based Approach.

, , , , , , , , und . IWOMP, Volume 9342 von Lecture Notes in Computer Science, Seite 30-41. Springer, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chithra Kumaran Nair

Photodisintegration studies of astrophysically relevant p-nuclei. TU Dresden, (2009)

Ramya Nair

Ravi Walli

Banafsheh Nairizi

Jayan Nandanan Nair

 

Weitere Publikationen von Autoren mit dem selben Namen

Exascale computing: What future architectures will mean for the user community., und . PARCO, Volume 19 von Advances in Parallel Computing, Seite 3-15. IOS Press, (2009)A Simple Yet Effective Technique for Global Wiring.. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 6 (2): 165-172 (1987)Profiling IBM RS/6000 Applications.. Int. J. Comput. Simul., 6 (1): 101- (1996)Optimal CMOS cell transistor placement: a relaxation approach., und . ICCAD, Seite 364-367. IEEE Computer Society, (1988)FactSheets: Increasing Trust in AI Services through Supplier's Declarations of Conformity, , , , , , , , , und 3 andere Autor(en). (2018)cite arxiv:1808.07261Comment: 31 pages.Models for energy-efficient approximate computing.. ISLPED, Seite 359-360. ACM, (2010)Constraint Graph Analysis of Multithreaded Programs., , und . IEEE PACT, Seite 4-14. IEEE Computer Society, (2003)Virtual Machines: Versatile Platforms for Systems and Processes, und . The Morgan Kaufmann Series in Computer Architecture and Design Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, (2005)Restructuring VLSI layout representations for efficiency., , und . EURO-DAC, Seite 111-116. EEE Computer Society, (1991)A Ranking Algorithm for MOS Circuit Layouts., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 6 (1): 17-21 (1987)