( en | de | ru )

 

Disambiguierung von "Saxena, Saurabh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Monocular Depth Estimation using Diffusion Models.

, , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Saurabh Sanatani

Abhinav Saxena

Saurabh Srivastava

Saurabh Bhavsar

Saurabh Ray

 

Weitere Publikationen von Autoren mit dem selben Namen

A 2.5-5.0-GHz Clock Multiplier With 3.2-4.5-mUIrms Jitter and 0.98-1.06 mW/GHz in 65-nm CMOS., und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (9): 3714-3718 (2022)Architectural & circuit level techniques to improve energy efficiency of high speed serial links. University of Illinois Urbana-Champaign, USA, (2015)Quantifying the Impact of Prognostic Distance on Average Cost per Cycle., , , und . ICPHM, Seite 1-7. IEEE, (2019)A 5 Gb/s 3.2 mW/Gb/s 28 dB loss-compensating pulse-width modulated voltage-mode transmitter., , und . CICC, Seite 1-4. IEEE, (2013)A 75dB SNDR, 10MHz conversion bandwidth stage-shared 2-2 MASH ΔΣ modulator dissipating 9mW., , , und . CICC, Seite 1-4. IEEE, (2011)A 2.25 GHz PLL with 0.05-2 MHz Inloop Phase Modulation and -70 dBc Reference Spur for Telemetry Applications., , , , und . VLSID, Seite 1-5. IEEE, (2023)A Class-C Injection-Locked Tripler with 48 dB Sub-Harmonic Suppression and 15 fs Additive RMS Jitter in 0.13μm BiCMOS Process., , , , und . ISCAS, Seite 2740-2744. IEEE, (2022)Area and Current Efficient Capacitor-Less Low Drop-Out Regulator Using Time-Based Error Amplifier., , und . ISCAS, Seite 1-5. IEEE, (2018)A 5GHz Digital Fractional-N PLL Using a 1-bit Delta-Sigma Frequency-to-Digital Converter in 65 nm CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 52 (9): 2306-2320 (2017)A 4mW wide bandwidth ring-based fractional-n DPLL with 1.9psrms integrated-jitter., , , , und . CICC, Seite 1-4. IEEE, (2015)