( en | de | ru )

 

Disambiguierung von "Sitik, Can"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low Voltage Clock Tree Synthesis with Local Gate Clusters.

, , , und . ACM Great Lakes Symposium on VLSI, Seite 99-104. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Can Yerebakan

Can Gökmen

Hac Can

Ümit Can

Can Imirzalioglu

 

Weitere Publikationen von Autoren mit dem selben Namen

Clock Skew Scheduling in the Presence of Heavily Gated Clock Networks., , , und . ACM Great Lakes Symposium on VLSI, Seite 283-288. ACM, (2015)Enhanced level shifter for multi-voltage operation., , , und . ISCAS, Seite 1442-1445. IEEE, (2015)Skew-bounded low swing clock tree optimization., und . ACM Great Lakes Symposium on VLSI, Seite 49-54. ACM, (2013)A Novel Static D-Flip-Flop Topology for Low Swing Clocking., , , , und . ACM Great Lakes Symposium on VLSI, Seite 301-306. ACM, (2015)FinFET-Based Low-Swing Clocking., , , , und . JETC, 12 (2): 13:1-13:20 (2015)Low Voltage Clock Tree Synthesis with Local Gate Clusters., , , und . ACM Great Lakes Symposium on VLSI, Seite 99-104. ACM, (2019)Timing characterization of clock buffers for clock tree synthesis., , und . ICCD, Seite 230-236. IEEE Computer Society, (2014)Multi-corner multi-voltage domain clock mesh design., und . ACM Great Lakes Symposium on VLSI, Seite 209-214. ACM, (2013)Iterative skew minimization for low swing clocks., und . Integr., 47 (3): 356-364 (2014)High Performance Low Swing Clock Tree Synthesis with Custom D Flip-Flop Design., , , und . ISVLSI, Seite 498-503. IEEE Computer Society, (2014)