Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Data Movement Reduction for DNN Accelerators: Enabling Dynamic Quantization Through an eFPGA., , , , und . ISVLSI, Seite 371-372. IEEE, (2022)Transparent Near-Memory Computing with a Reconfigurable Processor., , und . ARC, Volume 12700 von Lecture Notes in Computer Science, Seite 221-231. Springer, (2021)An Analytical Model of Configurable Systolic Arrays to find the Best-Fitting Accelerator for a given DNN Workload., , , , , und . DroneSE/RAPIDO@HiPEAC, Seite 73-78. ACM, (2023)KIHT: Kaligo-Based Intelligent Handwriting Teacher., , , , , , , , , und 1 andere Autor(en). DATE, Seite 1-6. IEEE, (2024)In-NoC Circuits for Low-Latency Cache Coherence in Distributed Shared-Memory Architectures., , , , , und . MCSoC, Seite 138-145. IEEE Computer Society, (2018)Leveraging Mixed-Precision CNN Inference for Increased Robustness and Energy Efficiency., , , , , , und . SOCC, Seite 1-6. IEEE, (2023)ATLAS: An Approximate Time-Series LSTM Accelerator for Low-Power IoT Applications., , , , , , , , , und 1 andere Autor(en). DSD, Seite 569-576. IEEE, (2023)Context-Aware Layer Scheduling for Seamless Neural Network Inference in Cloud-Edge Systems., , , , und . MCSoC, Seite 97-104. IEEE, (2023)Towards Reconfigurable Accelerators in HPC: Designing a Multipurpose eFPGA Tile for Heterogeneous SoCs., , , , , , , , , und . DATE, Seite 628-631. IEEE, (2022)Hardware-aware Partitioning of Convolutional Neural Network Inference for Embedded AI Applications., , , , , , und . DCOSS, Seite 133-140. IEEE, (2022)