Autor der Publikation

Dual-Speed TAM Optimization of 3D SoCs for Mid-bond and Post-bond Testing.

, , und . ATS, Seite 7-12. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An Optimal Design for Parallel Test Generation Based on Circuit Partitioning., und . VLSI Design, Seite 297-300. IEEE Computer Society, (1994)Pattern-directed circuit virtual partitioning for test power reduction., , und . ITC, Seite 1-10. IEEE Computer Society, (2007)Non-Scan Design for Testability Based on Fault Oriented Conflict Analysis., , und . Asian Test Symposium, Seite 86-. IEEE Computer Society, (2002)Diagnosis of Multiple Scan-Chain Faults in the Presence of System Logic Defects., , , und . Asian Test Symposium, Seite 297-302. IEEE Computer Society, (2011)A Hybrid Flow for Memory Failure Bitmap Classification., , , , , , und . Asian Test Symposium, Seite 314-319. IEEE Computer Society, (2012)TM: a new and simple topology for interconnection networks., , und . J. Supercomput., 66 (1): 514-538 (2013)Constraining Transition Propagation for Low-Power Scan Testing Using a Two-Stage Scan Architecture., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (5): 450-454 (2007)Low-Power Weighted Pseudo-Random Test Pattern Generation for Launch-on-Capture Delay Testing., , und . VTS, Seite 1-6. IEEE, (2020)Cooperative power scheduling for a network of MIMO links., , und . IEEE Trans. Wirel. Commun., 9 (3): 939-944 (2010)Compressing Test Data for Deterministic BIST Using a Reconfigurable Scan Arhcitecture., , , , und . ATS, Seite 299-306. IEEE, (2006)