Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An area-efficient, standard-cell based on-chip NMOS and PMOS performance monitor for process variability compensation., , , , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2012)A 10.4pJ/b (32, 8) LDPC decoder with time-domain analog and digital mixed-signal processing., , , , , , und . ISSCC, Seite 420-421. IEEE, (2013)Shared data line technique for doubling the data transfer rate per pin of differential interfaces., , und . CICC, Seite 501-504. IEEE, (2001)3D-integrated, low-height, small module design techniques for 4.48GHz, 560MHz-bandwidth TransferJet™ transceiver., , , , , , , , , und 6 andere Autor(en). RWS, Seite 76-78. IEEE, (2014)A 7uW deep-sleep, ultra low-power WLAN baseband LSI for mobile applications., , , , , , , , , und 4 andere Autor(en). COOL Chips, Seite 1-3. IEEE Computer Society, (2011)A -70dBm-sensitivity 522Mbps 0.19nJ/bit-TX 0.43nJ/bit-RX transceiver for TransferJet™ SoC in 65nm CMOS., , , , , , , , , und 8 andere Autor(en). VLSIC, Seite 74-75. IEEE, (2012)19.3 66.3KIOPS-random-read 690MB/s-sequential-read universal Flash storage device controller with unified memory extension., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 330-331. IEEE, (2014)4.1 A 3-phase digitally controlled DC-DC converter with 88% ripple reduced 1-cycle phase adding/dropping scheme and 28% power saving CT/DT hybrid current control., , , , und . ISSCC, Seite 78-79. IEEE, (2014)An 802.11ax 4×4 spectrum-efficient WLAN AP transceiver SoC supporting 1024QAM with frequency-dependent IQ calibration and integrated interference analyzer., , , , , , , , , und 43 andere Autor(en). ISSCC, Seite 442-444. IEEE, (2018)A 27% active and 85% standby power reduction in dual-power-supply SRAM using BL power calculator and digitally controllable retention circuit., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 320-321. IEEE, (2013)