( en | de | ru )

 

Disambiguierung von "Turnquist, Matthew J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3.15pJ/cyc 32-bit RISC CPU with timing-error prevention and adaptive clocking in 28nm CMOS.

, , , , und . CICC, Seite 1-4. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Matthew Mellon

Matthew David

Olumuyiwa Matthew

Matthew Grum

Matthew The

 

Weitere Publikationen von Autoren mit dem selben Namen

Rethinking DC-DC converter design constraints for adaptable systems that target the minimum-energy point., , , , und . ISLPED, Seite 383-388. IEEE, (2013)A fully integrated self-oscillating switched-capacitor DC-DC converter for near-threshold loads., , , und . A-SSCC, Seite 1-4. IEEE, (2015)Adaptive subthreshold timing-error detection 8 bit microcontroller in 65 nm CMOS., , , und . ISCAS, Seite 2953-2956. IEEE, (2012)A 3.15pJ/cyc 32-bit RISC CPU with timing-error prevention and adaptive clocking in 28nm CMOS., , , , und . CICC, Seite 1-4. IEEE, (2014)Fully integrated DC-DC converter and a 0.4V 32-bit CPU with timing-error prevention supplied from a prototype 1.55V Li-ion battery., , , , , , und . VLSIC, Seite 320-. IEEE, (2015)Measurement of a system-adaptive error-detection sequential circuit with subthreshold SCL., , , und . NORCHIP, Seite 1-4. IEEE, (2011)A 0.4-0.9V, 2.87pJ/cycle Near-Threshold ARM Cortex-M3 CPU with In-Situ Monitoring and Adaptive-Logic Scan., , , , , , , , , und 1 andere Autor(en). COOL CHIPS, Seite 1-3. IEEE, (2020)Adaptive Sub-Threshold Test Circuit., , , , und . AHS, Seite 197-203. IEEE Computer Society, (2009)