Autor der Publikation

A 45 Gb/s, 98 fJ/bit, 0.02 mm2 Transimpedance Amplifier with Peaking-Dedicated Inductor in 65-nm CMOS.

, , , , , , und . SoCC, Seite 150-154. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Post-layout transistor sizing for power reduction in cell-based design., und . ASP-DAC, Seite 359-365. ACM, (2001)Statistical gate delay model for Multiple Input Switching., , und . ASP-DAC, Seite 286-291. IEEE, (2008)A functional memory type parallel processor for vector quantization., , , , und . ASP-DAC, Seite 665-666. IEEE, (1997)BDD-based synthesis of optical logic circuits exploiting wavelength division multiplexing., , , , , und . ASP-DAC, Seite 203-209. ACM, (2019)Multi-Level Optimization for Large Fan-In Optical Logic Circuits Using Integrated Nanophotonics., , , , , , , und . ICRC, Seite 1-8. IEEE, (2018)An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms Towards Light Speed Data Processing., , , , und . ICRC, Seite 1-6. IEEE, (2018)Worst-case delay analysis considering the variability of transistors and interconnects., , und . ISPD, Seite 35-42. ACM, (2007)A Yield and Speed Enhancement Technique Using Reconfigurable Devices Against Within-Die Variations on the Nanometer Regime., , , , , , und . FPL, Seite 1-4. IEEE, (2006)Performance optimization by track swapping on critical paths utilizing random variations for FPGAS., , , und . FPL, Seite 503-506. IEEE, (2008)Analysis and comparison of XOR cell structures for low voltage circuit design., , und . ISQED, Seite 703-708. IEEE, (2013)