( en | de | ru )

 

Disambiguierung von "Yanagisawa, Masao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Throughput driven check point selection in suspicious timing error prediction based designs.

, , , und . LASCAS, Seite 1-4. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masao Sekine

Masao Watanabe

Masao Tanaka

Mohamed Abdul-Jalil Ahmed Masaoud

Fidelis Taliwawa Masao

 

Weitere Publikationen von Autoren mit dem selben Namen

Weighted adders with selector logics for super-resolution and its FPGA-based evaluation., , und . APCCAS, Seite 603-606. IEEE, (2012)A floorplan-driven high-level synthesis algorithm with operation chainings using chaining enumeration., , und . APCCAS, Seite 248-251. IEEE, (2014)A hardware-Trojan classification method utilizing boundary net structures., , und . ICCE, Seite 1-4. IEEE, (2018)Road-illuminance level inference across road networks based on Bayesian analysis., , und . ICCE, Seite 1-6. IEEE, (2018)Muscle analysis of hand and forearm during tapping using surface electromyography., , und . GCCE, Seite 595-598. IEEE, (2015)Clock skew estimate modeling for FPGA high-level synthesis and its application., , , und . ASICON, Seite 1-4. IEEE, (2015)Hardware Trojan detection and classification based on steady state learning., , und . IOLTS, Seite 215-220. IEEE, (2017)An energy-efficient high-level synthesis algorithm for huddle-based distributed-register architectures., , und . ISCAS, Seite 576-579. IEEE, (2012)Dynamically changeable secure scan architecture against scan-based side channel attack., , , und . ISOCC, Seite 155-158. IEEE, (2012)Soft error tolerant latch designs with low power consumption (invited paper)., , , und . ASICON, Seite 52-55. IEEE, (2017)