( en | de | ru )

 

Disambiguierung von "Wei, Shaojun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hybrid Wired/Wireless On-Chip Network Design for Application-Specific SoC.

, , , , und . IEICE Trans. Electron., 95-C (4): 495-505 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shaojun Lu

Shaojun Tong

Wei Wei

Wei Wei

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Battery aware tasks allocating algorithm for multi-battery operated system., , , und . APCCAS, Seite 875-878. IEEE, (2010)Extending lifetime of battery-powered coarse-grained reconfigurable computing platforms., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)A high efficient baseband transceiver for IEEE 802.15.4 LR-WPAN systems., , , , und . ASICON, Seite 224-227. IEEE, (2011)A reconfigurable multi-processor SoC for media applications., , , , , und . ISCAS, Seite 2011-2014. IEEE, (2010)Disturbance Aware Memory Partitioning for Parallel Data Access in STT-RAM., , und . DAC, Seite 84:1-84:6. ACM, (2017)Efficient memory partitioning for parallel data access in multidimensional arrays., , , , und . DAC, Seite 160:1-160:6. ACM, (2015)Constructing Concurrent Data Structures on FPGA with Channels., , , , und . FPGA, Seite 172-177. ACM, (2019)Towards Efficient Compact Network Training on Edge-Devices., , , und . ISVLSI, Seite 61-67. IEEE, (2019)A novel approach using a minimum cost maximum flow algorithm for fault-tolerant topology reconfiguration in NoC architectures., , , , , und . ASP-DAC, Seite 48-53. IEEE, (2015)MapReduce inspired loop mapping for coarse-grained reconfigurable architecture., , , und . Sci. China Inf. Sci., 57 (12): 1-14 (2014)