( en | de | ru )

 

Disambiguierung von "Ma, Shunli"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 30-GHz to 39-GHz mm-Wave low-power injection-locked frequency divider in 65nm CMOS.

, , , , , und . ASICON, Seite 1-4. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shunli Zheng

Yuzhao Ma

Characterization of higher order modes in optical fibers. Uni Erlangen-Nürnberg, (2009)

Jingxiang Ma

Lan Ma

Ma Li

 

Weitere Publikationen von Autoren mit dem selben Namen

A 22-40.5 GHz UWB LNA Design in 0.15um GaAs., , , , und . ASICON, Seite 1-4. IEEE, (2019)A 4.5-W, 18.5-24.5-GHz GaN Power Amplifier Employing Chebyshev Matching Technique., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (2): 233-242 (Februar 2023)A 300MS/s 57.6dB SNDR Single-Channel SAR ADC with Accelerated SAR Logic., , , , und . ASICON, Seite 1-4. IEEE, (2023)A Two-Way Current-Combining W-band Power Amplifier Achieving 17.4-dBm Output Power with 19.4% PAE in 65-nm Bulk CMOS., , , und . ISCAS, Seite 2215-2219. IEEE, (2022)A wide-division-ratio 100MHz-to-5GHz multi-modulus divider chain for wide-band PLL., , , , , und . ASICON, Seite 1-4. IEEE, (2015)A 7GHz-bandwidth 31.5 GHz FMCW-PLL with novel twin-VCOs structure in 65nm CMOS., , , und . A-SSCC, Seite 321-324. IEEE, (2017)A 10-18 GHz GaN Power Amplifier Based on Asymmetric Magnetically Coupled Resonator., , , und . MWSCAS, Seite 802-805. IEEE, (2020)A Multi-channel 12-bits 100MS/s SAR ADC in 65nm CMOS., , , und . ASICON, Seite 1-4. IEEE, (2023)A 60-GHz CMOS Balanced Power Amplifier with Miniaturized Quadrature Hybrids Achieving 19.0-dBm Output Power and 24.4% Peak PAE., , , , und . APCCAS, Seite 560-564. IEEE, (2022)A 30-GHz to 39-GHz mm-Wave low-power injection-locked frequency divider in 65nm CMOS., , , , , und . ASICON, Seite 1-4. IEEE, (2015)