Autor der Publikation

SET-Tolerant Active Body-Bias Circuits in PD-SOI CMOS Technology.

, , und . IEICE Trans. Electron., 98-C (7): 729-733 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Robust level converter design for sub-threshold logic., , und . ISLPED, Seite 14-19. ACM, (2006)A 133.6TOPS/W Compute-In-Memory SRAM Macro with Fully Parallel One-Step Multi-Bit Computation., , , , , , , und . CICC, Seite 1-2. IEEE, (2022)STT-MRAM Architecture with Parallel Accumulator for In-Memory Binary Neural Networks., , , und . ISCAS, Seite 1-5. IEEE, (2021)Low-complexity decision directed method for carrier frequency offset estimation of IEEE 802.11ad., , , und . ISCAS, Seite 2163-2166. IEEE, (2013)Low-complexity frame scheduler using shared frame memory for multi-view video coding., , , und . ISOCC, Seite 498-502. IEEE, (2012)An Approximate Memory Architecture for a Reduction of Refresh Power Consumption in Deep Learning Applications., , , und . ISCAS, Seite 1-5. IEEE, (2018)PCM: Precision-Controlled Memory System for Energy Efficient Deep Neural Network Training., , , , , , , , , und . DATE, Seite 1199-1204. IEEE, (2020)Transistor Sizing Scheme for DICE-Based Radiation-Resilient Latches., , , , und . ICEIC, Seite 1-4. IEEE, (2023)DRAMA: An Approximate DRAM Architecture for High-performance and Energy-efficient Deep Training System., , , und . ICCAD, Seite 47:1-47:8. IEEE, (2020)A voltage-scalable & process variation resilient hybrid SRAM architecture for MPEG-4 video processors., , und . DAC, Seite 670-675. ACM, (2009)