( en | de | ru )

 

Disambiguierung von "Sekiguchi, Tomonori"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Concordant memory design: an integrated statistical design approach for multi-gigabit DRAM.

, , , , , und . IEEE J. Solid State Circuits, 41 (1): 107-112 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Reiko Sekiguchi

Reiko Watanabe Sekiguchi

 

Weitere Publikationen von Autoren mit dem selben Namen

An experimental 220-MHz 1-Gb DRAM with a distributed-column-control architecture., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 30 (11): 1165-1173 (November 1995)Low-noise, high-speed data transmission using a ringing-canceling output buffer., , , , , und . IEEE J. Solid State Circuits, 30 (12): 1569-1574 (Dezember 1995)Concordant memory design: an integrated statistical design approach for multi-gigabit DRAM., , , , , und . IEEE J. Solid State Circuits, 41 (1): 107-112 (2006)A low 1/f-noise accelerometer frontend using chopper stabilization at a frequency matched with a notch of quantization noise., , , , , und . IEEE SENSORS, Seite 1-3. IEEE, (2016)A 22ng/√Hz 17mW MEMS Accelerometer with Digital Noise-Reduction Techniques., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 182-184. IEEE, (2019)A concentrated springs architecture for single-digit frequency symmetry in Si MEMS gyroscope., , , , , , , , und . IEEE SENSORS, Seite 1-3. IEEE, (2016)A Low-Vt Small-Offset Gated-Preamplifier for Sub-1-V DRAM Mid-Point Sensing., , , , und . IEICE Trans. Electron., 95-C (4): 600-608 (2012)Low-Vt small-offset gated preamplifier for sub-1V gigabit DRAM arrays., , , , und . ISSCC, Seite 142-143. IEEE, (2009)A 22-ng/ $\surd$ Hz 17-mW Capacitive MEMS Accelerometer With Electrically Separated Mass Structure and Digital Noise- Reduction Techniques., , , , , , , , , und . IEEE J. Solid State Circuits, 55 (9): 2539-2552 (2020)Design of Perforated Membrane for Low-Noise Capacitive MEMS Accelerometers., , , , , , , , und . IEEE SENSORS, Seite 1-4. IEEE, (2018)